PATENT ABSTRACTS OF JAPAN

(11) Publication number:

01-228039

(43)Date of publication of application: 12.09.1989

(51)Int.CI.

G06F 12/10

G06F 12/08

(21)Application number: 63-319664

(71)Applicant : INTERNATL BUSINESS MACH

CORP (IBM)

(22)Date of filing:

20.12.1988

(72)Inventor: BAUM RICHARD I

BORDEN TERRY L BUTWELL JUSTIN R CLARK CARL E **GANEK ALAN G LUM JAMES**

MALL MICHAEL G PAGE DAVID R

PLAMBECK KENNETH E SCALZI CASPER A SCHMALZ RICHARD J

(30)Priority

Priority number : 88 154740

Priority date: 10.02.1988


Priority country: US

(54) COMPUTER SYSTEM

(57)Abstract:

mechanism equipped with plural access registers and an access register transformation(ART) means. CONSTITUTION: An instruction 12 contains an OP code, B field for designating a general-purpose register 14 containing a base address, and displacement D for generating the logical address of a storage area operand while being combined with the base address in the general-purpose register 14 through an adder 15. An ART operation 10 uses contents in access registers 16 for providing a segment table describer (STD) to be used for dynamic address translation(DAT). When an access list entry token (AELT) is transformed by the ART 10, the STD corresponding to an address space for storing data is applied. The real address of an operand to be used for a system is generated from DAT 18.

PURPOSE: To make permission hierarchical and nonhierarchical as well by providing a program permitting



LEGAL STATUS

[Date of request for examination]

平1-228039 ⑫ 公 開 特 許 公 報(A)

Mint. Cl. 4

識別記号

庁内整理番号

@公開 平成1年(1989)9月12日

12/10 G 06 F 12/08 H-7010-5B Q-7010-5B

讃求項の数 3 (全30頁) 審査請求

60発明の名称

コンピユータ・システム

顧 昭63-319664 の特

顧 昭63(1988)12月20日 223出

優先権主張

700発明 者

リチヤード・イーウイ ン・バーム

アメリカ合衆国ニユーヨーク州ポキプシイ、アーバー・ヒ

ル・ドライブ5番地

700発 考 テリイ・リイ・ボーデ

アメリカ合衆国ニユーヨーク州ポキプシイ、パートナー

ズ・テラス21番地

@出 顯 インターナショナル・

アメリカ合衆国10504、ニューヨーク州 アーモンク(番)

地なし)

ビジネス・マシーン

弁理士 頻宮

ズ・コーポレーション

外1名

四代 理 人 最終頁に続く

コンピュータ・システム 1. 発明の名称

2. 特許請求の範囲

(1) 中央処理装置と、データ処理命令を有するプ ログラムを実行するために前記中央処理装置を動 作させるオペレーティング・システムと、前記プ ログラムにより処理されるべきデータを含む複数 のアとレス空間に割り振られる主記憶装置とを備 えるコンピュータ・システムにおいて、

各々が前記アドレス空間のうちの1つを指定す るアクセス・リスト・エントリ・トークンを含み、 前記命令のうちの被選択命令のオペランドによっ てナドレス可能な複数のアクセス・レジスタと、

前記中央処理装置で実行中のプログラムにおけ る前記被選択命令のオペランドによって指定され たアクセス・リスト・エントリ・トークンが指定 するアドレス空間へのアクセスを許可するための 前記中央処理装置中のアクセス・レジスタ変換手 段と、

を含むプログラム許可機機を設けたことを特徴 とするコンピュータ・システム。

(2) 中央処理装置と、データ処理命令を有するブ ログラムを実行するために前記中央処理装置を動 作させるオペレーティング・システムと、前記プ ログラムにより処理されるべきデータを含む複数 のアドレス空間に割り振られる主記憶装置とを備 えるコンピュータ・システムにおいて、

プログラム制御を第1アドレス空間から第2ア ドレス空間へ移動する制御移動手段と、

少なくとも指定されたプログラム許可を有する プログラムによってのみ前記第1及び第2のアド レス空間へのアクセスを提供する許可手段と、

を含むプログラム許可機構を設けたことを特徴 とするコンピュータ・システム。

(3) 前記許可手段が、前記プログラム許可が階層 的または非階層的となるように前記プログラム許 可の値を大きくまたは小さくする許可変更手段を 有する、特許請求の範囲第(2)項記載のコンピュー タ・システム。

3. 発明の詳細な説明

A. 産業上の利用分野

本発明は、データ処理システムで実行中のプログラムが多重仮想アドレス空間への並行アクセスを有するようにそのプログラムに許可

(authorization)を提供する多量仮想システム (MVS)の許可機構に関する。特に、本発明は、その許可が非階層的である、すなわち被呼出しプログラムに比べて問答かもしくはより高い許可機を有しなくても良いような許可機構に関する。

B. 從来技術

多重仮想アドレス空間での仮想アドレス指定を利用するデータ処理システムはよく知られている。 このようなシスチムの例として、MVS制御プログラミングを用いたIBMシステム/370がある。IBMシステム/370-XA Principles of Operation* (資料番号SA22-7085-1)に詳しい。 これに記載されているMVSシステムは、命令実

個のレジスタ・フィールドを有することにより複数の汎用レジスタをアドレス指定することを規定する。

CPUは、各々が32のビット位置を有する18個の制御レジスタを備えている。制御レジスタを備えている。制御レジスタにおけるビット位置は、プログラム事象配録(PBR)のようなシステムにおける特定機能に割り当てられたり、動作を条件付けるすなわち抑制するためまたはその機能に要求される特別な情報を供給するために用いられたりする。

米国特許第RE27251号明知書は、メモリの物理的ブロックに関連する4ピット・コード化記憶保護キーを関示している。その保護キーは、データへのアクセスを制御するために、プログラムに関連するPSWキーと比較される。

米国特許第4096573号明細書及び同第4136385号明細書もMVSシステムを開示している。それによれば、主記憶装置は複数のユーザにより使用されるアドレス空間として割り振られ、各アドレス空間はすべてのユーザに共通の部

行、割込み処理、タイミング機能、初期プログラム・ローディングその他の機械関連機能のための順序づけ及び処理機構を備えた中央処理装置(CPU)と、直接アドレス指定可能でCPUによる高速データ処理を可能にする主記像装置はCPUと一体的に、または独立ユニットとして構成される。

分を含む。各ユーザは、プログラムやデータを自 身に割り当てられたアドレス空間の私用部分に置 いておくと、それらを他のユーザから分離するこ とができ、共通部分におくと、他のユーザによる アクセスが可能となる。このようなシステムでは、 2つのアドレス空間の間でデータを移動すること ができる。その場合、第1のアドレス空間にある プログラムがデータをその私用城から共通城へ移 し、ついで第2のアドレス空間にあるプログラム にデータを移動するよう知らせる。共進城を複数 のアドレス空間の間の連絡域として使用すると、 共通域の容量が増え、その分私用域の容量が減る。 あるプログラムから別の制御プログラムへの週知 はサブシステムあるいは制御プログラムだけがな し得る。データは記憶保護キーにより保護される が、その数は18しかなく、共通にアドレス指定 され得る情報を他のサブシステムまたは許可され たプログラムによる不住意の書込みから保護する のは不十分である。

米国特許第4355355号明細書は、汎用レ

ジスタ (GPR) に関連するアクセス・レジスタ (AR)を開示している。ARにはアドレス空間 湖 別子、たとえば一意的なセグメント・テーブル 記述子 (STD) がロードされる。STDは、主 記憶装置におけるセグメント・テーブル・アドレ スとセグメント・テーブル長フィールドを含む。 ARは所定数だけ設けられ、それぞれGPRと関 速づけられて、ARの数までのデータ・アドレス 空間のサブセットを定義する(各GPRについて のアドレス空間の数が2以上になることはない)。 プロセッサにおいては、18個のARをそれぞれ 18個のGPRに関連づけることができる。AR 中のアドレス空間識別子たとえばSTDは、関連 するGPRが記憶域オペランド・ペース・レジス タとして選択される時、たとえばGPRがIBM システム/370命方のBフィールドによって選 択される時に、アドレス変換のために選択される。 各ARは、関連するAR中のSTDを用いてその データ・アドレス空間を定義する代わりに、プロ グラム・アドレス空間AR中のSTDを用いるよ うに指定することもできる。しかし、関連する G PRが記憶域オペランド・ペース・レジスタ以外 の目的、たとえばインデックス・レジスタ また データの転送元あるいは転送先レジスタ として アータの転送元あるいなを 安かした。 ARのアドレス空間線別子の内さた とえば STDはアドレス変換のためには でいてもよい)を定義し制御するのに18番 日のARを設けることができる。

この米国特許に関示された発明は、また、実行 中のプログラムによって関連するアドレス空間スクログラムによって関連するアアクを思います。AR制御ペクトル(ARCV、ARD)となるアドレスを関連されるのでは、このにはないないであり、そのARCVにおける特別なア・レス空間識別子を含む。ある、CVにおける特別などのフィールドによっては、この人名の内容が使用可能かどうかを指示するとのの内容が使用可能なアドレス空間識別子を含む。また、この、表には、

そのフィールドは、そのアドレス空間識別子がどこかよそで得られなければならないように使用禁止にされる。各ARと共にこの特別なフィールドによって、使用禁止ARのGPRがもう1つのARによって定められたアドレス空間に関連する甚らないできる。すなわち、使用禁止ARのGPRが、AROによって定められたプログラム・アドレス空間におけるデータについての基底アドレスを特定することができる。

米国特許第4430705号明細書は従来のMVSソステムの改良を関示している。二重アドレス空間(D'AS)システムが米国特許第4386537号明細書及び同第4500952号明細書に関示されている。そのシステムでは、異なるアドレス空間に関連する許可極テーブルによって許可されるなら、問題プログラムがその異なるアドレス空間へのアドレス可能度を得ることができる。従来のMVSシステムに比べて、開示されたDASシステムは、制御レジスタ、汎用レジスタ及びPSWを使用する。PSWにおける1つのビット

が、DAS動作モードを指示するために割り当て られる。

DASは、準特権プログラムによって使用可能 なー次アドレス空間及び二次アドレス空間の2つ のアドレス空間を作る。情報を移動させるために 3つの命令が付加される。MVCP命令は、デー タを二次アドレス空間から一次アドレス空間へ移 動させ、MVCS命令は、データを一次アドレス 空間から二次アドレス空間へ移動させ、そしてM VCK命令は、データを同じアドレス空間におけ る異なる記憶保護域間で移動させる。CPUを一 次モードにすることができる。このモードでは、 命令及び論理的であるように定義されたそのオペ ランド・アドレスが一次アドレス空間を参照する。 あるいは、CPUを二次モードにすることができ る。このモードでは、論理的であるように定義さ れたそのオペランド・アドレスが二次アドレス空 間を参照する。しかしながら、二次モードでは、 命令が一次アドレス空間から取り出されるかまた は二次アドレス空間から取り出されるかは予想で きない。したがって、二次モードで実行されるアログラムは、アドレス空間の共通部分に置かれる。 この部分は、一次アドレス空間と二次アドレス空間との間で共用される。

DASによって、許可権の確々のレベルで動作 するプログラムが監視プログラムを呼び込むこと なく直接にリンクされ得る。プログラム呼出し (PC) 及びプログラム移動 (PT) の命令によっ て、制御の種々のレベルまたは同じレベルで動作 するプログラムの間で制御を移動するための保護 機構が提供される。あるアドレス空間におけるブ ログラムから別のアドレス空間におけるプログラ ムへのPC命令は、空間切替えを伴うプログラム 呼出し (PC-ss) 動作と呼ばれる。空間切替 えを伴わない同じアドレス空間におけるプログラ ムへのPC命令は、現一次に対するプログラム呼 出し(PC-cp)動作と呼ばれる。そのPCc D 及び P C - s s の両動作は、特権及び許可権 のより高いレベルへの変更を考慮している。戻り 機能がPT命令によって実行される。この命令は、

めに用いられる。

DASは、また、ASN第1テーブル及びAS N第2テーブルを確立する。これらのテーブルは、 エントリ・テーブルのエントリにおいて見出され たASN値を翻訳すなわち変換するために用いら れる。アドレス空間に割り当てられるASNは、 ASN第1テーブル指標 (AFX) 及びASN第 2テーブル指標 (ASX) から成る。 AFXによっ てASN第1テーブルへの指定がなされ、ASN 第1テーブルのエントリが指し示される。このエ ントリは、ASN第2テーブルの指定を含む。A SN第1テーブルのエントリが有効なら、ASX 値によってASN第2テーブルへの指定がなされ る。このようにして見出されたASN第2テープ ルのエントリ (ASTE) は、セグメント・テー ブルの起点(STO)を含む。この起点は、目標 アドレス空間の実アドレスを決める動的アドレス 変換機構(DAT)によって用いられる。

制御レジスタ 3 における P S W キー・マスク (P K M) のピットを、問題プログラム状態で用 双一次に対してであったり、または空間切替え動作(PT-ss)を伴ったりすることがある。

制御の移動を達成するために、DASは数個の テーブルを確立する。連係テーブルがプログラム 呼出し動作によって使用のために確立される。達 係テーブルの各エントりは、エントリ・テーブル・ アドレスを含む。そのエントリ・テーブル・アド レスにおいてエントリ・テーブルが確立される。 そのテーブルの各エントリは、呼び出されること になっているプログラムについてのエントリ情報 を含む。各プログラム呼出し動作については、D ASが、連係指標(LX)及びエントリ指標 (E X)から成るPC番号を作成する。しXによって 遮保テーブルへの指定がなされ、エントリ・テー ブル・アドレスを得る。またEXによってそのア ドレスにおけるエントリ・テーブルへの指定がな され、被呼出しプログラムについてのエントリ情 報を得る。エントリ・テーブル・エントリ・デー タはアドレス空間番号(ASN)を含む。この番 号は、各プログラムのアドレス空間を識別するた

いて、どのキー及びエントリ・ポイントがプログラムに対して許可されるのかを制御する。PKMは、プログラム呼出し(PC)及びプログラム移動(PT)の命令によって変更され、アドレスを関バラメータをロードする(LASP)命令に大力をロードする。PKMを問題プログラム状態で、PSWキー値を制御する。二次アクセと、中ではないないで、MVCS及びMVCS及びMVCP、MVCS及びMVCとなるで、ないではないではないではないであるによってPSWにPSWキー値を設定することができる。

プログラム呼出し (PC) 命令では、 PSW キー・マスクがエントリ・テーブルのエントリに おける許可キー・マスク (AKM) さAND 旗事 される。 その結果が非ゼロなら、 プログラムは P C命令を発行するのを許可される。 エントリ・テー ブルのエントリは、 エントリ・キー・マスク (E KM) を含む。このマスクは、 追加キーを含む。 これらの追加キーに対して被呼出しプログラムは 許可される。PCルーチンが制御を受け取ったと きには、BKMは制御レジスタ3のPKMへOR 演算される。このようにして、PKMによって提 供される許可権を増大させることができる。

プログラム移動(PT)命令では、制御レジスタ3中のPKMがPSWキー・マスクとAND液質される。このPSWキー・マスクはオペランドとして特定される。その液算結果が制御レジスタ3中のPKMに取って代わる。このようにして、PKMによって提供される許可権を低減させることができる。

MVCP、MVCS及びMVCKの命令では、一次アドレス空間へのアクセスがPC動作におけるPSWキーによって許可される。MVCP及びMVCS命令の場合には、二次空間をアクセスするのに用いられるべきアクセス・キーをオペランドが特定する。問題プログラム状態では、オペランドの二次空間アクセス・キーに対応する制御レジスタ3中のPKMビットが1である場合にのみ、

DAS機能の使用にはいくつかの制限がある。 MVCP及びMVCSの命令は、データを一次アドレス空間と二次アドレス空間との間で移動させることができるだけである。DASは、一次アドレス空間でない2つのい MVCPまたはMVCS動作が実行される。MVCK命令の場合には、原始データ領域をアクセスするのに用いられるべきアクセス・キーをオペランドが特定する。問題プログラム状態では、オペランドの原始データ領域アクセス・キーに対応する制御レジスタ3中のPKMビットが1である場合にのみ、MVCK動作が実行される。

ずれかのアドレス空間の間でデータを移動させる ことはできない。アドレス空間で実行されている すべてのプログラムは、そのアドレス空間に関連 する許可指標を用いる。プログラムによる二次モー ドの使用は、そのプログラムが共通領域に存在す ることを必要とする。一次アドレス空間及び二次 アドレス空間の両方におけるデータをアクセスす るために、一次モードと二次モードとの間で頻繁 に切替えを行なうことは、性能を著しく低下させ る。PC命令は階層型の連係のみを実行する。監 祖プログラム状態のプログラムから問題プログラ ム状態のプログラムへ制御を与えるためにPC命 令を用いるのは実用的でない。なぜなら、戻すた めにPT命令を用いることはできないからである。 PC命令は、その許可権を増大させることにより PSWキー・マスクを替えることができるだけで ある。空間切替えPC命令は、常に呼出しプログ ラムのアドレス空間に対する被呼出しプログラム のアクセスを与える。最後に、PC命令は、PS Wキーを替えない。それで、取出し防止されたコー ドを呼び出すことはできない。

米国特許第4037214号明細書は、アクセス・キー・レジスタ(AKR)にある複数のアクセス・キーが命令アドレス、シンク・オペランド・アドレスに基づいて記憶域アクセスのアドレス空間を切り替える水平アドレス指定システムを開示している。

米国特許第4521848号明細書は、データを非特権状態でアクセスできるクロスメモリ構成において複数の仮想アドレス空間へのアクセスを制御するための別の機構を関示している。

米国特許第3787813号明和書は、ケイパピリティ・レジスタを用いたデータ処理選別中の関連を表現している。このデータ処理設置中の特別を選及となった。記憶設立中の規模を設立されたという。といるでは、中央の理技で現在というのでは、中央処理を置ける。

ジスタと、選択されたデータ処理手順に含まれる アセンブリ・レベルのコマンドを実行中のデータ 処理手順に含まれるアセンブリ・レベルのコマン ド及び前に選択されたアドレスに従って実行する ハードウェア装置とを含む。

米国特許第4288903号明和書は、スタック域を制御するためのスタック制御レジスタ・グループを開示している。スタック機構中に形成されユーザ・プログラムによって直接制御されるデータ・スタック域の開始アドレスは、データ・スタック・ポインタ・レジスタに保持される。

 ムに関連するセグメント・ポインタ・テーブルを含む情報セグメントのベース・アドレス及のアドレスを定義する情報を保持し、別ることが報います。と対する主ケイパピリティ・テーブルを含ている。セグメントのストンの関係を保持する。セグメント・テーブルは、主セグメント・テーブルの関係という。というでは、エントリを定義するためのポインタとして印まれるデータ・ワードのリストを含む。

米国特許第4388538号明細書は、別々に記憶されているととブリ・レベルのコ連連がですり、では数のデータ処理手順のもでは、対してで変更を強要の可変を関すると、対しているとは、データのでは、アータを受けると、アータを登録しているメモリをこれないと、アータを記憶しているメモリをこれないと、アータを記憶しているメモリを記憶しているメモリをこれないと、アータを記憶しているメモリをこれないと、アータを記憶しているメモリをこれないと、アータを記憶しているメモリをこれないと、アータを記憶しているメモリをこれないと、アータを記憶しているようにあります。

能またはデータは影響を受けない。また、データ・セグメントの割振りを実行まで延ばすことができ、 それにより、他のプログラムの詳細を知らずに書 かれたプログラムの実行に融通性を持たせること ができる。

米国特許第4044334号明知書は、アドレス可能空間の複数のセグメントのうちの1つでデータベース・レコードを見出すためのデータベース・ポインタを検索するシステムを開示している。

1982年1月刊のIBM Technical Disclosure Bulletin 第24巻、第8号の4401~440 3頁に掲載されている "Hethod of Revoking a Capability Containing a Pointer-Type

Identifier without Accessing the Capability*
と題する論文は、アドレス空間番号(ASN)を
アドレス空間ケイパビリティのためのポインタ・
タイプ識別子として使用する技術を関示している。
これは二重アドレス空間機構に関するものであり、
アクセスが有効かどうかはアドレス変換に関連する
ASN第2テーブル・エントリ(ASTE)を
用いて決定することができるので、アクセスの有効性を割べるためにアドレス空間を設定してはな
らない。一般に、ケイパビリティ中の固有コードとオブジェクトが等しい場合にのみ許される。

プログラムの一次アドレス空間、 D U A L または P S A L を参照するかどうかを決めるために、 そ してそのような参照が所与の E A X に対して許可 されるかどうかを決めるために、 アドレス空間の 許可レベルをテストすることができるテスト動作 を提供することが含まれる。

D. 課題を解決するための手段

本発明の多重アドレス空間(MAS)ファンリスには、18個の32ピット・アクセス・レジスタのないし15を提供する。 DATがおるときにかいし、15を提供する。 DATがおるときにはいったりにはなったののはないのである。 ではないののはないののはないのではないのがはないがある。 ではないがないがある。 DATによりにはないである。 DATによりにはないである。 DATによりにないに通常の方法で用いられるときによりにないにの論理ではなるを翻訳する。 DATによりにないての論理でドレスを翻訳する。 MAS)

ケイパビリティは、それを見つげてアクセスする 必要なしに、単にオブジェクト中の固有コードを 変えるだけで無効にすることができる。

C. 発明が解決しようとする課題

本発明の目的は、プログラムに対してアドレス空間から命令を取り出したり1つ以上の他のいずれかのアドレス空間にオペランドを取り出す、すなわち記憶したりすることを許可するアーキテクチャを提供することである。

本発明の目的には、許可が所望すれば階層的にも非階層的にもなり得るような許可機構を提供することが含まれる。

また、本発明の目的には、アドレス空間をアクセスする能力が、プログラム呼出し順にすべてのプログラムに対して与えられたり、許可の特定レベルのみを有するプログラムに限定されたり、またはいくつかの異なる許可レベルに対して許されたりするような非階層的許可機構を提供することが含まれる。

さらに、本発明の目的には、ALETが呼出し

換することにより、論理アドレスが関係するアドレス空間を特定するために、その指し示されたアクセス・レジスタが用いられる。アクセス・レジスタ自身は、そのセグメント・テーブル指定を含まない。

アクセス・レジスタは、制御レジスタ1または 7にそれぞれ記憶されている一次または二次のセ グメント・テーブル指定を特定することができる し、またはASTEに含まれるセグメント・テー ブル指定(STD)を特定することができる。 後 者の場合には、アクセス・レジスタは、アクセス・ リストと呼ばれるテーブル中のエントリをアクセ ス・リスト・エントリ・トークン(ALET)に よって指し示す。そして、指し示されたアクセス・ リストのエントリがそのASTEを指し示す。

アクセス・リストが、指名可能ユニット・アクセス・リスト (DUAL)または一次空間アクセス・リスト (PSAL)であることもある。アクセス・リストは指名可能なユニットまたは一次アドレス空間のいずれかに関連しているが、そのリ

アクセス・リストのエントリにおける私用ビット及びALEAXフィールドは、ALBによって扱わされるアドレス空間に対するプログラムのアクセスを許可したりまたは禁止したりする高性能の許可機構を提供する。その私用ビットがOとな

速係スタック機構によって提供されるスタッキング・プログラム呼出し及びプログラム戻りの連係オペレーションは、異なったアドレス空間にあって異なったレベルの許可權を持つプログラムを連係することができる。実行状態ならびに汎用レジスタ及びアクセス・レジスタの内容はスタッキンスタ及びアクセス・レジスタの内容はスタッキン

ると、アクセス・リストを用いて実行するすべて のプログラムがALEによって安わされるアドレス空間をアクセスすることができる。また、その ALEA用ピットが1となり、そして制御フィールドに等しくなると、特定のEAXが、ALEAXフールドなるであるアドレスを使うプロをアクセスすることができる。最後に、ALEAXのEAXのEAXがの計算するとが、1におけるエンリスを関の許可権をしいいいまけるエンリスを関の許可をしない。異なるEAXで走ってももできる。

連係スタック機構は、任意の異なった許可権レベルで助いているプログラムが制御プログラムの介入なしに直接連係されるのを可能にする。呼出しプログラム及び被呼出しプログラムのシーケンスにおける各プログラムの許可権の程度は任意に異なっていてもよく、したがって非階層的なプロ

グ・プログラム呼出し命令の実行の間保管され、 プログラム戻り命令の実行の間に部分的に復元される。連係スタックは、連係オペレーションにおいて実行状態及びレジスタ内容の保管及び復元を 効率的に行なう手段を提供する。

E. 実施例

サービス提供者(プログラム)は普通、ユーザ

に使用させたいデータまたはプログラムを含むて ドレス空間を1以上所有する。サービス提供者は、 プログラムにプログラム呼出し(PC)番号を割 り当てることによって、ユーザに対してそれらの プログラムを使用可能にする。PC番号割当て操 作は、プログラム制御を移すためのリンクを確立 すること、サービス呼出し者(プログラム)に必じ 要とされる許可特性を指定すること、及びサービ ス提供者のプログラムの許可特性を割り当てるこ とを含む。プログラム制御はあるアドレス空間か ら別のアドレス空間へ移すことができ、また同じ アドレス空間に留まっていてもよい。いずれにし ても、それに伴なって許可があるレベルから財の レベルへ変えられることがあり、その結果、より 大きな、より小さな、または異なった許可が与え られる。サービス提供者は野出し者のレベルとは 異なった許可レベルでランすることができ、それ によりサービス提供者ルーチンは呼出し者がアク セスできないアドレス空間にあるアータをアクセ スすることができる。ユーザ及びサービス提供者

は、アクセス・リストにおいて私用アドレス空間として指示されていないすべての空間をアクセスすることができる。さらにサービス提供者はユーザがアクセスできない選択されたアドレス空間をアクセスすることができる。同様に、サービス提供者に対し、ユーザがアクセスできる選択されたアドレス空間へのアクセスを禁止することができる。

プログラム命令の実行は2つのオペレーションは、に分けると都合がよい。最初のオペレーションは、実行すべき命令の取出しである。2番目のオペレーションはオペランドのアドレス指定であり、命令実行中に処理されるデータを取り出したり記憶したりするために行なわれる。ARモードのMASでは、命令は一次アドレス空間として設定されたアドレス空間が登え操作が必要な場合もある。

第1図は、本発明に従うアクセス・レジスタを 用いてオペランドをアドレス指定する様子を示し ている。動的アドレス変換で使用するSTDを得

るためにアクセス・レジスタの内容を使用するプ ロセスをアクセス・レジスタ変換(ART)オペ レーションと呼び、第1因では参照番号10で示 されている。命令12は、OPコード、ベース・ アドレスを含む汎用レジスタ14を指定するB フィールド、及び加算器15で汎用レジスタ14 のペース・アドレスと組み合わされて記憶域オペ ランドの論理アドレスを生成する変位Dを含んで いる。アクセス・レジスタ・モードにおいては、 BフィールドはALBTを含むアクセス・レジス タ16も指定する。ALETは、ART10で変 換されると、データを配位するアドレス空間に対 するSTDを与える。 ART10からのSTDは 加算器15からの論理アドレスと組み合わせるこ とができ、動的アドレス変換(DAT)18でー 緒に変換されると、システムによって使用される オペランとの実アドレスが生成される。命令12 は、図示のBフィールド及び変位Dの他に、記憶 域オペランドの論理アドレスを含む汎用レジスタ を指定するRフィールドを含んでいてもよい。

本発明に従うアクセス・レジスタの使用は、次の移動(MVC)命令で説明することもできる。

MVC 0 (L, 1), 0 (2)

この命令は、長さしの第2オペランドを第1オペランド記憶位置に移動する。第2オペランドの 論理アドレスは汎用レジスタ2にあり、第1オペランド記位位置の論理アドレスは汎用レジスタ2にあり、第1オペランドを含むアドレス空間は定っている。 れ、第1オペランドのアドレス空間はアクセス・レジスタ1にあるALBTにより指定される。これのアドレス空間は異なっていてもよい。また現命令のアドレス空間と異なっていてもよい。

A L E T を用いた実アドレスへの変換の概要を第2関に示す。20は0番から15番までの汎用レジスタのアレイを示す。22は同じく0番から15番までのアクセス・レジスタのアレイを示し、各アクセス・レジスタはアレイ20の対応する汎用レジスタと対になっている。A L E T 中のアクセス・リスト・エントリ番号(A L E N)がアク

セス・リスト24または25の1つのエントリを 選択する。アクセス・リスト24はDUAL(指 名可能ユニット・アクセス・リスト) であり、ア クセス・リスト25はPSAL (一次空間アクセ ス・リスト)である。第2図の例では、アクセス・ レジスタ2のALENは、PSAL25のエント リ3を指し示す。DUAL24の起点は指名可能 ユニット・アクセス・リスト記述子 (DUALD) 28により指定され、PSAL25の起点は一次 空間アクセス・リスト記述子 (PSALD) 27 により指定される。あとで述べるように、DUA LD28は制御レジスタ2(CR2)にあるエン トリを解談することにより見い出され、PSAL D27は制御レジスタ5 (CR5) にあるエント リを解説することにより見い出される。ARTで 使用するアクセス・リスト記述子は有効アクセス・ リスト記述子(ALD)として知られている。

アクセス・リストの各エントリは、ASN第2 テーブル・エントリ (ASTE) 98を指し示す ASTEアドレスを含むが、ASTEはASN第

ために永続的に指名可能ユニットと関連づけられ る。システムの指名可能ユニットごとに固有のD U A L がある。 D U A L は、たとえ関連する指名 可能ユニットが多くの異なったアドレス空間にあ るプログラムを実行できるとしても、変わること はない。PSAL定義域は一次アドレス空間と関 連づけられる。一次アドレス空間で実行されるす ペてのブログラムは、そのアドレス空間のPSA しを共用する。これにより、一次ナドレス空間で 実行されるプログラムは、共通の一組のアドレス 空間へのアクセスを共用することができる。一次 アドレス空間がたとえば空間切替えPCオペレー ションによって変わると、PSALも変わる。有 効ALETを所有するユーザはDUAL24また はPSAL25のアクセス・リスト・エントリを アクセスできる。アクセスされたエントリは所領 のアドレス空間を指定する。ALET及び選択さ れた制御レジスタを用いて同様に制御される他の 定義域を扱けることも可能である。たとえば、シ

ステムにおけるすべてのプログラムのケイパビリ

2 チーブル(AST)30にあることもないこともある。実際にAST30に入っているものとはまったく独立に、ARTのためにASTEを生成してその機能を遂行させることができる。ただし、PCで使用されるASTEはAST30になければならない。各ASTEはDAS機構で使用されるものと同様であり、DAT18で実アドレスを決定するためのSTD値を含む。

プログラムに対しては、それぞれが異なったケイパピリティ定義域を表わす2つのアクセス・リストが同時に使用可能である。一方のアクセス・リストは指名可能ユニット・アクセス・リスト(DUAL)と呼ばれ、他方は一次空間アクセス・リスト(PSAL)と呼ばれる。ALETのALENがいずれのアクセス・リストのエントリを指し示しているかは、ALET中の1ピットにより指定される。プログラムは、アクセス・リスト24及び25の各エントリを使用することができる。

DUAL定義域は、指名可能ユニット(タスクまたはプロセス)により実行されるプログラムの

ティを有するシステム・ワイド・アクセス・リスト(SWAL)を生成することができる。既存の機構をさらに改良するため、SASN定機域アクセス・リスト(SSAL)のごとき種々の定機域のサブセットを構成することもできる。

ARモードにおいては、ALETが一次アドレス空間及び二次アドレス空間にあるオペランドをそれぞれアクセスするように予約されているので、DUAL24のエントリO及び1は使用されない。CPUのアドレス指定モードは、後述のように、PSW中のピットによって指定される。CPUがARアドレス指定モードにあれば、O(X'OOOOOO')のALETは常に一次アドレス空間を示し、1(X'OOOOOO')のALETは常に二次アドレス空間を示す。第2圏のブロック28はこれらの特別なALETを増別し、DAT18へのPASN及びSASNに対する正しいSTDを与える。CPUがホーム・アドレス空間がまードにあれば、ホーム・アドレス空間が実行すべき命令及びデータのソースである。ホーム

アドレス空間は、実行中のプログラムに対する監 祖プログラム制御情報を有するアドレス空間とし て定塞される。オペレーティング・システムは、 データ・アクセスの目的で各ホーム空間に対して 2 (X'00000002') のALENを割り 当て、ホーム空間のためのSTDはARTによっ て得られる。第2回のブロック28に示されるよ うに、ALBNがOに等しいなら、STDが制御 レジスタ1から得られるし、ALENが1に等し いなら、STDが制御レジスタ7から得られる。 一次アドレス空間及び二次アドレス空間に対する STD値はそれぞれ制御レジスタ1及び7に保持 されるので(第3回参照)、アクセス・リスト・ エントリ0及び1は使用されない。第2回の例で は、PSAL25のエントリ0、1及び2は使用 されず、無効エントリとしてマークされる。

ARTルックアサイド・パッファ (ALB) 1 98は、ARTから生ずるSTDを保持するため、 ARアレイ22、PSAL25及びAST30か 6の入力を受け取り保管する。ALB199はア

使用する。制御レジスタ1は一次セグメント・テーブル記述子(PSTD)を含む。そのピット1~19は一次セグメント・テーブル起点(PSTO)を指定し、ピット25~31は一次セグメント・テーブル起点(PSTO)を指定し、ピット25~31は一次セグメント・テーブル起(PSTL)を指定する。制御レジスタ 5のピット1~25は、一次ASTE起点(PASTEO)を指定する。機能のように、制御レジスタ 5の内でのASTE中の他の情報を見つけるべくASTEエントリを指し示す。

制御レジスタ7は、ビット1~19が二次セグメント・テーブル起点 (SSTO) を指定し、ビット25~31が二次セグメント・テーブル長 (SSTL) を指定する二次セグメント・テーブル記述子 (SSTD) 含む。制御レジスタ8のビット0~15は、本発明のMAS機構で使用される拡

クセス・リスト記述子DUALDまたはPSALDも保持する。同じALETが再び使用される場合、ALB199は正しい出力を直接DAT18へ供給し、ARTを繰り返す必要はない。

命令実行中のプログラムの制御及びCPUの状態に関する情報を与える制御レジスタ及びPSWをそれぞれ第3因及び第4因に示す。

第3図は、本発明のMAS機構に関係する制御 レジスタ0~15の内容を示している。これらの 内容の多くは公知のDAS機構のものと同じであ り、したがって、以下では主としてMAS機構の ためになされた変更個所について述べることにす

制御レジスタ O の ビット 1 5 (M) が 1 であれば、 C P U が M A S モードで動作していること、 及び 割弾 プログラムが M A S をサポート すること を示す。 M A S 機構は、エントリ・テーブル・エ ントリ、 A S N 第 2 テーブル・エントリ、 連係ス タックの使用可能性、 及びアクセス・レジスタ・ モードに入る能力について新しいフォーマットを

要許可指標(EAX)を含む。後述のように、EAXはサービス提供者の制御のもとにエントリ・テーブル・エントリ中のピット内容の指定にしたがって変えることができ、これにより、プログラムによるアドレス空間のアクセスの許可を変更することができる。

制御レジスタ13は、ビット1~19がホーム・セグメント・テーブル起点(HSTD)を指定し、ビット25~31がホーム・セグメント・テーブル長(HSTL)を指定するホーム・セグメント・テーブル記述子(HSTD)を含む。制御レジスタ15のビット1~28は、後述のように、最後の連係スタック・オペレーションで定義された連係スタック・エントリのアドレスを含む。

第4回に示したPSWのフォーマットにおいて、 ビット5はDAT18が活動状態かどうかを示す DATモード・ビット (T) である。ビット18 及び17はアドレス指定モードを指定する。DA T18が活動状態の場合、ビット18及び17の 組合せは、CPUが一次モード (00)、二次モー ド(10)、アクセス・レジスタ・モード(01)、及びホーム・モード(11)のいずれにあるかを示す。PSWのピット32は、ピット33~63の命令アドレスのフォーマットを指定するアドレス指定モード・ピットである。PSWの残りのフィールドの機能及びフォーマットはIBMシステム/370で公知のものである。

前にアクセス・レジスタの元の内容を復元することが可能である。ALBTのピット8~15はアクセス・リスト・エントリ順序番号(ALESN)を含む。ALBTは問題プログラムからは保護されず、ユーザが誤ってその内容を別の値に変えてしまう可能性があるので、信頼性を高めるためにALESNをALBTに含ませている。これはARTの間に検査される。

アクセス・リスト・エントリ(ALE)のフォーマットを第6回に示す。ALEのピット 0 は、ピット 0 は、ピット 0 は、ピットである。ピットでは私用ピットで、もし 0 であれば、どのアクトでは私用ピットで、もし 0 であれば、アクションでこのアクをのアクト・エントリを使用することができる。アクセス・リスト・エントリを使用できるアクセストントンストンを使用できるアクセストントンをである。アクセストントンをである。 ALE ALE S N値を含指している。 対象 ALE S M 位後変のために、当該 ALE を指

ト長(ALL)によって決定されるアクセス・リストの終わりを越えたアドレスを指し示していると、アクセス・リスト・エントリは有効アクセス・リストの外にある。ALLについては第14図を参照されたい。ALETがX'0000000'またはX'000001'(X''は16進設記を意味する)の場合は、上述のALBTのフォーマットは適用されない。これら2つのALBT値はARTプロセスによって特別の意味を割り当てられている。

ALETは、アクセス・レジスタ、汎用レジスタ及び記憶装置のいずれにも保持することができ、ユーザの問題プログラムによる操作からは保護されない。どのプログラムも命令によってALEでいると、アクセス・レジスタを自身の目的のためにロードし使用すること、及び呼出しアログラムへ戻る

したALETのALESNと比較される。ALEのピット65~89は、関連するアドレス空間の対応するASTEアドレスを含む。ALEのピット96~126は、後述のASTEエントリに関する有効性検査で使用されるASTE順序番号(ASTESN)を含む。

ALEの割扱りは次のようなステップで行なわ

れれる。まず、問題プログラムが、アドレス空間 の識別子及びDUAL24またはPSAL25を 指定する標準、すなわちALETの一次リスト・ ピットフを制御プログラムに渡す。制御プログラ ムはこれに広答して、問題プログラムがアドレス 空間のアクセスを許されているかどうかを検査す る。もし許されていると、制御プログラムは指定 おれたアクセス・リストから無効エントリを1つ 選択し、それを有効エントリに変え、その中にA STETドレス及びASTESNを含ませること により当該アドレス空間を指定し、割り振られた ALRを指定するALETの値を問題プログラム に戻す。かくして、問題プログラムは新しいAL BTをアクセス・レジスタに置くことにより、ア ドレス空間をアクセスできるようになる。割り振 られたALEはあとで制御プログラムの無効化サー ピスにより、無効にされることがある。

無効にされたALEが再割振りされる場合、前の割扱りで指定されたアドレス空間とは別のアドレス空間が指定される。ユーザが概念的に正しく

第7図、第8図及び第10図はそれぞれ連係テーブル、エントリ・テーブル及び連係スタックのエントリのフォーマットを示している。これらのチーブルは、同じまたは異なったアドレス空間にあるプログラムの間で制御を移すために連係を確立するためにMASファシリティによって使用される。

ないアドレス空間を指定するALBTを扱って使用するのを避けるために、ALBT及びALBの満方にALESNが保持される。制御プログラムは、ALEを割り振る時、同じALBSNをALEで設置プログラムに戻す。ALEを再割振りする時は、制御プログラムは再割振りされるALBの中のALESNの値を変え、それが前に指定されたALBT中のALBSNの値と一致しないようにする。

ALEのASTESNについては、あとでASTEに関連してさらに詳しく説明するが、ここで 重要なのは、ALE及びASTEに含まれるASTESNの値を比較することによって、ASTEの指定に関するALEの権限が確認されるという ことである。かくして、ASTEの再割当てが可 能になり、このASTEを参照していたすべての ALEを到べる必要なしに、異なったASTES Nを割り当ててその使用を制御することができる。 ASTESNの使用により、制御プログラムは、

前述のように、PC番号は、システムによって 呼び込まれかつサービス提供者によって構成され る特定のPCルーチンを識別する。PCルーチン を提供する各サービス提供者は、自身のルーチン を定義するための1以上のエントリ・チーブルを 所有する。エントリ・テーブルは、PCルーテン へのアクセスを要求するアドレス空間の連係テー **プルに接続される。エントリ・テーブルの各エン** トリは1つのPCルーチンを定義し、その入口点 及び動作特性を含むと共に、PC命令がスタッキ ングPCかどうかも示す。第7図は連係テーブル・ エントリ(LET)のフォーマットを示したもの で、無効ピット(I)、エントリ・テーブル起点 (ETO) 及びェントリ・テーブル長(ETL) を含み、これらによりエントリ・テーブル記述子 が定義される。

第8 圏は第7 図の連係テーブル・エントリにより指し示されるエントリ・テーブルのエントリのフォーマットを示している。エントリ・テーブル・エントリのピット 0 ~ 1 5 は許可キー・マスク

(AKM)を含み、これは、PC命令を出したプ ログラムが問題状態においてこのエントリ点を呼 び出すことを許されているかどうかを検査するの に用いられる。ヒット18~31は、PC-ss 及びPC-cpのいずれが生じるかを示すエント リ・アドレス空間番号(EASN)を含む。EA SNがオールゼロであれば、PC-cpが指定さ れ、さもなければPC-ssが指定される。後者 の場合、EASNは一次ASN (PASN) を配 き換えるアドレス空間番号(ASN)を識別する。 ピット32はアドレス指定モード・ピットであり、 PCオペレーションでPSW中のアドレス指定モー ド・ビットを置き換える。ビット33~82に含 まれるエントリ命令アドレス (EIA) は、PC オペレーションでPSW中の命令アドレスを置き 換える。ビット63はエントリ問題状態ビットで あり、PCオペレーションで現PSWの問題状態 ピット(ピット15)を置き換える。ピット84~ 95は、PCオペーションで汎用レジスタ4に量 かれるエントリ・パラメータを含む。 ピット98~

1 1 1 は、後述のMビットの値に応じて汎用レジ スタ3の内容とオア結合されるかまたはその内容 を置き換えるエントリ・キー・マズク(EKM) を含む。ピット128はPCタイプ・ピット(T) で、これが1であれば、PC命令がスタッキング・ オペレーションを進行することを示す。ピット1 31はPSWキー制御ビット(K)であり、これ が1であれば、ビット38~138のエントリ・ キー (E K) がスタッキング P C オペレーション でPSW中のPSWキーを置き換えることを示す。 このKピットが0であれば、PSWキーは変更さ れない。ピット132はPSWキー・マスク制御 ヒット (M) であり、これが1であれば、EKM がスタッキングPCオペレーションで汎用レジス タ3にあるPSWキー・マスクを置き換えること を示す。Mピットが0であれば、EKMはスタッ キングPCオペレーションで舗御レジスタ3にあ るPSWキー・マスクとオア結合される。ヒット 133は拡張許可指標制御ピット(E)であり、 これが 1 であれば、ビット 1 4 4 ~ 1 5 9 のエン

トリEAXがスタッキングPCオペレーションで 制御レジスタ8にある現EAXを置き換えること を示す。Eピットが0であれば、制御レジスタ8 にある現RAXは変更されない。ビット134は アプレス空間制御ビット(C)であり、これが 1 であれば、現PSWのピット17がスタッキング PCオペレーションで1にセットされることを示 す。Cピットが0であれば、現PSWのビット1 7も0にセットされる。スタッキングPC命令が 出される時は、CPUは一次空間モードまたはア クセス・レジスタ・モードのいずれかになければ ならないので、Cヒットが1であれば、CPUは アクセス・レジスク・モードになり、 C ビットが 0であれば、一次空間モードになる。ピット13 5は二次ASN制御ビット(S)であり、これが 1 であれば、スタッキングPC-ssオペレーショ ンでピット18~31のEASNが新しい二次A SNになりかつ新しい二次セグメント・テーブル 記述子(SSTD)が新しい一次セグメント・テー プル記述子(PSTD)に等しく設定されること

を示す。Sピッが0であれば、新しい二次アドレ ス空間番号(SASN)及びSSTDは、呼出し プログラムの古い一次アドレス空間番号(PAS N)及びPSTDにそれぞれ等しく設定される。 EASNがオールゼロでなければ、ビット181~ 185のASTEアドレスはその右側に8額のゼ ロを付加されて、EASNのASN変換を適用し た結果の実ASTBアドレスを形成する。かくし て、エントリ・テーブル・エントリ中のBASN 及びASTBアドレスがSTDを含むAST30 のエントりを指し示すことがわかる。EASNの ASN変換がASTETドレスを得るために進行 されるかどうか、あるいはピット181~185 のASTETドレスがその指定されたASTEを 見つけるのに使用されるかどうかは予測できない。 CPUは性能改善のために、ピット181~18 5のASTEアドレスを用いてその指定されたA STEを見つけることができる。

第8回は、指名可能ユニットごとに制御プログラムによって作成され得る連係スタック35を示

連係スタックは問題状態プログラムからは保護されており、それらのプログラムは、特別の抽出及び修正命令による場合を除いて、連係スタックに保管されている情報を調べたり修正したりすることはできない。連係スタック35は、正方向ポインタ及び逆方向ポインタによって連鎖される複数の連係スタック・セクション38、37及び3

タの内容(ARs)、PSWキー・マスク(PKM)、二次アドレス空間番号(SASN)、制御レジスタ8からのBAX、一次アドレス空間番号(PASN)、及びPSWの内容を含む。これらはすべてスタッキング命令の関始時のものである。さらに、使用されるPC番号も含まれる。後述するブランチ・スタック命令の場合は、PC番号の代りにアドレス指定モード・ピット及びブランチ・アドレスが保管される。

連係スタック・エントリはいずれのタイプも 8 パイトの倍数の長さを有する。 見出しエントリ及び後書きエントリはそれぞれ 1 8 パイトである。 状態エントリは 1 8 8 パイトである (第 1 0 図の下側の数字はパイト番号を示している)。 いずれのタイプもその終りに 8 パイトのエントリ記述子(第 1 0 図の連係スタック状態エントリの 4 8 参照)を有する。

エントリ記述子のビット O はアンスタック抑止 ビット (U) である。 見出しエントリまたは状態 エントリのエントリ記述子においてビット Uが 1 8からなっていてもよい。

遊係スタックには3種類のエントリ、すなわち 逆方向 オインタを有する見出しエントリ4.0、正 方向ポインタを有する後書きエントリ42、及び 状態エントリ43(連係スタック・セクション3 **8参照)がある。見出しエントリ及び後書きエン** トリはそれぞれ連係スタック・セクションの始め 及び終りにあり、連係スタック・セクションを連 鎖するのに使用される。見出しエントリ及び後書 きェントリは制御プログラムにより作成され、ス タッキング・オペレーションで実行状態及びレジ スタ内容を保管すべく状態エントリが付加される。 制御レジスタ15にある連係スタック・エントリ・ アドレスは現状態エントリ44を指し示すか、ま たはセクション中の最後の状態エントリが除去さ れていると現セクションの見出しエントリを指し 示す.

第10回は連係スタック状態エントリの内容を示したもので、スタッキングPC命令の場合、汎用レジスタの内容(GRs)、アクセス・レジス

であれば、プログラム戻りでのアンスタッキング・プロセスの間にスタック・オペレーション例外が認識される。状態エントリがスタッキング・プロセスの間に作成される時、そのエントリ記述子のピットUはOにセットされる。

エントリ記述子のピット1~7はエントリ・タイプ (BT)・コードで、当該エントリ記述子を含む連係スタック・エントリのタイプを指定する。 BTコードには次の4種類がある。

0000001 見出しエントリ

0000010 後書きエントリ

0000100 ブランチ状態エントリ

0000101 プログラム呼出し状態エント リ

エントリ記述子のピット8~15は制御プログラムによって与えられるセクション識別子(SI)である。スタッキング・プロセスで作成されるエントリでは、プロセスはSIを先行の連係スタック・エントリのSIに等しく設定する。エントリ記述子のピット18~31は、当該エントリの終

りから同じ連係スタック・セクション中の後書き エントリの始めまでのパイト数を指定する残余自 由空間(RFS)フィールドを形成する。エント リ紀述子のピット32~47は、同じ連係スタッ ク・セクションにおける次の連係スタック・エン トリ(後書きエントリを除く)のサイズをパイト で指定する次エントリ・サイズ(NES)フィー ルドを形成する。

レスは前の連係スタック・エントリを指し示すように変更される。状態エントリが戻りオペレーションのアンスタッキング・プロセスの間に論理的に削除されると、先行エントリのNESフィールドにゼロが置かれる。

上述から明らかなように、連係スタックを使用すると、プログラム制御が戻り命令によって被呼出しプログラムから戻される時、呼出しプログラムの動作環境及び許可レベルを復帰させることができる。連係オペレーションは開始点まで題れると共に、無効な変更が生じないようユーザに強要する。

制御プログラムは、プログラムを含む名アドレス空間を対してアドレス空間番号(ASN)を割り当てる。DAS機構に関連して述べたように、ASNはPCーssオペレーションの間に変換を れることがある。しかし、ASTETドレスがBT TBにあるので(第8図参照)、PCーssオペ レーションにおいて、ASTEへのアクセスをA SN変換なしにETEを用いて直接行なうことが が示していると、例外が認識され、プログラム割込みが起こる。その場合、制御プログラムが別のセクションを割り扱り、それを現セクションに連鎖して、スタッキング・オペレーションを再実行させる。後続セクションがあっても、その中に十分な自由空間がなければ、例外が認識される。

できる。制御プログラムは、アドレス空間に関連するASTEにポインタを置くことないとなって関にている。AT及び連係テーブルを各ASNタもトーンの関にあるデータを関いたある。ATBにおいて、空間によって関する。ATBによってといった。ATBによって空間によってといった。ATBによって空間によって空間によっている。ATBによっな空間の場合は、ASTEにない。データだけの空間の場合はある。ATBに対して、ATBがALBだけが使用される。

第11回及び第12回はそれぞれASN第1チーブル及びASN第2チーブルのエントリのフォーマットを示したものであるが、これらは前述のDAS機構のものときわめてよく似ている。第11回及び第12回の各エントリは1つのアドレス空間を扱わし、そのアドレス空間への連係及びアドレス可能性を与えるべく制御プログラムによって設定される。

第12図はASTBのフォーマットを示してい る、ASTEのピットOは、ASTEが無効かど うかを示す無効ビットである。許可権テーブル起 点(ATO)及び許可権チーブル長(ATL)は、 関連する許可権チーブルの許可権テーブル記述子 (ATD) を示す。ピット88~127は関連す る連係テーブル記述子(LTD)を含み、ピット 128~158は関連するアクセス・リスト配送 子 (ALD)を含む。ピット180~181はA STR順序番号(ASTESN)を含む。AST Eは、制御プログラムによるアドレス空間の作成 及び削除に伴なって再割り振りされることがある ので、新しく作成された各ASTEは新しい固有 のASTESNを割り当てられる。 ARTオペレー ションを実行する時、ASTEが異なったアドレ ス空間または異なった指限に対して安全に再使用 できるように、有効性検査として、アクセス・リ スト中のASTESNとASTE中のASTES Nが比較される。

第13因は、各ASTBに関連する許可権チー

善された。PC命令が出された時、BTE(第8 図)のTピット、すなわちピット128が1であ れば、スタッキングPCオペレーションが実行さ れる。スタッキングPCは、エントリ・テーブル・ エントリ中の許可キー・マスクにより、エントリ・ テーブルから入ることを許される。特に、空間切 替えを伴なうスタッキングPCは、(新しいプロ グラムに関連する)新しいEAXを制御レジスタ 8に置くことがある。 スタッキングPCは、汎用 レジスタ0~15の内容、アクセス・レジスタ0~ 15の内容、更新された命令アドレス(戻りアド レス)を含む完全なPSW、PASN、SASN、 PKM、EAX、エントリがプログラム呼出した よって作成されたことを示す標準、及び2ワード 分の修正可能域をエントリに保管する。MASファ シリティは、連係スタックの最後の状態エンドリ における情報を取り出してそのエントリにおける 松正可能領域の内容を修正するための命令を含む。 修正可能域の目的は、プログラムの障害が生じた 時に適切な回復動作がとれるように、プログラム プルを示している。DAS機構と同じく、各許可能テーブル・エントリはPビット及びSビットを1つずつ持っている。許可権テーブルのエントリは、関連するアドレス空間をアクセスするために、使用されているBAXの各値に対して許可権テーブルに1つのエントリが存在するように指揮づけされる。後述のように、制御レジスタ8(CR8)にあるBAXの値に対応する許可権テーブル・エットリを用いて、プログラムがASTEに関連するアドレス空間のアクセスを許されているかどうかを到べることができる。

第14図は、制御レジスタ2にアドレスが保持されている指名可能ユニット制御チーブル(DUCT)のフォーマットを示している。 DUCTのパイト16~19は指名可能ユニット・アクセス・リスト記述子(DUALD)を含む。 DUCTの他のパイトはMAS機構では使用されないので、説明は省略する。

プログラム呼出し(PC)命令は、MASファ シリチィにおける速係機構の機能を上げるべく改

の進行状況を記録できるようにすることにある。 連保機能を改善するため2つの新しい命令、す なわちブランチ・スタック及びプログラム戻りが 追加された。

プランチ・スタック命令はPSW中の命令アドレスを変更し、第8図の連係スタックにブランチ状態エントリと呼ばれる状態エントリを作成する。プランチ状態エントリは、プランチ・スタックのは、プランにより作成されかつPC番号の代わりに、プラントリンスを含む、で出している。プランをしている。入口点(もしてのブランチ・スタック命令は、古い呼出しプログラムを使用することを可能にする。

プログラム戻り命令は、スタッキングPC命令 またはブランチ・スタック命令によって制御権を 与えられたプログラムから戻るのに用いられる。

プログラム関り命令は最後の連係スタック状態エ ントリを論理的に削除する。このエントリはプロ グラム呼出し状態エントリでもプランチ状態エン とりでもよい。最後の状態エントリがプログラム 呼出し状態エントリであれば、プログラム戻り命 令は、エントリ中に保管されていたすべての状態 情報ならびに汎用レジスタ2~14及びアクセス・ レジスク2~14の内容を復元する。0番、1番 及び15番の汎用レジスタ及びアクセス・レジス タは、プログラム戻り命令によっては変更されな い。最後の状態エントリがブランチ状態エントリ であれば、プログラム戻り命令は、完全なPSW (PBRマスク・ピットRを躱く) ならびに汎用 レジスタ2~14及びアクセス・レジスタ2~1 4の内容だけを復元する。呼び出されたプログラ ムが実行されていた間に発生したからしれないP ERの使用可能状態または使用禁止状態を妨げる ことのないように、PERマスク・ピットR (第 4 図参照)はプログラム戻りオペレーションによっ ては復元されない。スタッキング・プログラム呼

出し及びプログラム戻りの組合せは、非階層的なプログラム連係、すなわちある範囲の権限を持ったプログラムから、より小さい、より大きいまたはまったく異なる権限を持ったプログラムへの選係を可能にする。

第15図、第16図及び第17図は、スタッキングPCオペレーションを実行するのに必要なステップの論理フローを示している。この論理フローは、DASのプログラム呼出し命令の実行にも使用できる。図面中の説明は、種々の値が数学的にどのように操作されてアドレスを生成するかを述べている。第3図に戻って、制御レジスタ〇のピット15(CRO、15)が〇であれば、ETEは16パイトであり、DASプログラム呼出しオペレーションだけを実行できる。CRO、15が1であれば、ETEは32パイトであり、ETEピット128がDAS PC及びスタッキングPCのいずれを実行するのかを示す。

第15図は、プログラム呼出しのPC番号変換オペレーションの論理フローを示している。CR

0.15=1であれば、制御レジスタ5にあるP ASTRO(第3図参照)によって指定されるA STEが取り出される。この一次ASTEはビッ ト88~127にLTDを含む(第12周参照)。 プログラム呼出しがDASプログラム呼出しであ れば (CRO. 15=0)、通常のDASオペレー ションと同じく、LTDは制御レジスタ5にある。 プログラム呼出し命令50は、DASの場合と同 機に、LX51及びEX52からなるPC番号を 婚定する。LX51は、加算操作54により速停 ナーブル超点(LTO)53と結合され、連係テー ブル・エントリ55の実アドレスを生成する。B X 5 2 は、加算操作 5 8 により速係テーブル・ェ ントリ55のエントリ・テーブル起点(ETO) と結合され、エントリ・テーブルにおけるエント リ・テーブル・エントリ(ETE)57の実アド レスを生成する。

第16回は、現一次に対するスタッキング・プログラム呼出し(PC-cp)及び空間切替えを 伴なうスタッキング・プログラム呼出し(PC-

s 8) を実行するために第15回から雄く論理フ ローを示している。前述のように、ETR57の Tピット80が1であれば、スタッキング・オペ レーションが実行される。まず、AKMB2の値 が、問題状態におけるプログラム呼出し命令の実 行前に制御レジスタ3に存在していたPKM84 と63でアンド結合される。63でのアンド操作 の結果がオールゼロであれば、プログラム呼出し 命令はこの点から入ることを許されず、オペレー ションは終了する。83でのアンド操作でいずれ かのピットが一致していると、プログラムはこの エントリのところでプログラム呼出しを行なうこ とを許され、オペレーションが終けられる。プロ グラム呼出しが許されると、その実行前に存在し TWEPSW85, EAX88, PKM84, S ASN88及びPASN89が連係スケック(L S)に置かれる。図には示していないが、汎用レ ジスタの内容、アクセス・レジスタの内容及び P C番号も連係スタックに置かれる(第10回参 翳)。アドレス指定モード・ピットA及びエント

り命令アドレス (EIA) はそれぞれPSWの7 0 及び71のところに置かれる。 B T E 5 7 の P ピット及びCピットはそれぞれPSWの72及び 73のところに置かれる。Kピットが1であれば、 ETE57のエントリ・キー (EK) はPSWの キー・フィールド74に置かれる。 E ピットが1 であれば、エントリBAX(EEAX)は75に 示すように制御レジスタ8に置かれる。エントリ・ パラメータ(EP)は78に示すように汎用レジ スタ4に置かれる。ETE57のMピットが1で あれば、エントリ・キー・マスク (EKM) は7 7に示すように制御レジスタ 3 にある P K M を置 き換える。しかし、M ピットが O であれば、 E K Mはオア操作78により制御レジスタ3のPKM とオア結合される。PC-cpオペレーションが 実行されるか、またはスタッキングPC-SSが 実行されかつSピットが0であれば、制御レジス タ4にあったPASN69が制御レジスタ3のS ASN79を置き換え、制御レジスタ1にあった PSTD 8 0 が制御レジスタ7 の S S T D 8 1 を 図き換える。スタッキングPC-88が実行されかつSビットが1であれば、制御レジスタ3のSASNは新しいPASNによって置き換えられ、 調御レジスタ7のSSTDは新しいPSTDによって置き換えられる。これらのオペレーションの後、 BTB57のASNが83でテストされる。AS Nが0であれば、PC-cpオペレーションの実 行が完了したことを示す。しかし、ASNが0で なければ、PC-ssオペレーションが実行され、 宛先空間に対するASTEが得られる。

プログラム呼出しは、次の命令の保護されたコードを取り出すために、 PSWキー74をEKで変更することもできる(Kビット=1)。

制御レジスタ8にあるEAXを変更することにより(75参照)、指名可能ユニットの作業を行なうように実行される各プログラムに対して、DUAL及びPSALにあるALEを使用する許可を異なった形で与えることができる。制御レジスタ8のEAX75は、スタッキング・プログラム呼出しによってEEAXに等しく設定することが

できる(Bビット=1)。元のEAXは、プログラム戻りによって連係スタックから復元される。かくして、各プログラムはプログラムの呼出しに使用されるETEで指定されたBAXを用いて実行することができる。一方、呼出し連係の間BAXを不変にしておくことも可能であり(Eビット=0)、それにより呼出じブログラムに持たせることができる。

制御レジスタ3のPKM77をプログラム呼出しによってBKMに等しく設定することにより(Mピット=1)、被呼出しプログラムは呼出しプログラムは呼出しプログラムは、それが設定できるPSWキー値の点から、呼出しプログラムよりも小さいアクセス権を持つことが可能になる。一方、新しいPKM77は、所望であれば、古いPKM84及びBKMのオア結合(78参照)に等しく設定されることもある(Mピット=0)。

新しいSASN及び新しいSSTDをそれぞれ

新しいPASN及び新しいPSTDに等しく設定すると(S=1)、被呼出しプログラムがALET値X・0000001・の使用によって自動的に呼出しプログラムの一次アドレス空間のアクセス権を持つようになるのを阻止できる(アクセス権を持つようになるのを阻止できる(アクセス権はALEまたはDASの二次ASN後定命では、被呼出しプログラムのアクセス権を呼出しプログラムのものよう、新しいSASN69及び古いPSTD80に等しく設定されることもある(Sビット=0)。

第17回は、ASN変換のステップの論理フローを示している。DAS機構と同じく、プログラムを含む各アドレス空間はASNを割り当てられ、その値は対応するETE57の90のところに書き込まれる。ASN90は2つの数値AFX91及びASX92からなる。これもDAS機構と同様である。制御レジスタ14はASN第1テープル起点(AFTO)93を含み、これは加算機作

.9 4 で A F X 9 1 と 組み合わせると、 A S N 第 1 テーブルにおけるAFTE95の実プドレスを与 える。AFTE95はASN第2テーブル起点 (ASTO) 98を含み、これは加算操作87で ASX92と組み合わせると、ASN第2テープ ル30におけるASTB98の実プドレスを与え る。CRO. 15岁1の時は、ETE57にある ASTEアドレス100をASN変換の代わりに 使用することができる。制御レジスタ14のピッ ト12 (CR14、12) はASN変換ビット (T101) である。これが0であれば、AST Bアドレス 1:00もASN 90も使用できない。 CR14.12が1であれば、いずれかを使用で きる。PCーssオペレーションの場合、AST E980AX102及UETE570ASN90 がそれぞれ制御レジスタ4の103及び104の ところに置かれる。ASTE98のSTD105 は制御レジスタ1の108のところに置かれる。 CRO. 15=1 tank, ASTETFUZE PASTBO107として制御レジスタ5に置か

れる。 C R O . 15 = 0 であれば、制御レジスタ 5 には A S T E 9 8 の L T D 1 0 8 が配かれる。 第 1 7 図の A S N 変換は D A S 及び M A S のいず れのオペレーションにも適用できる。

第15~17回に関連して説明したPC-8s
オペレーションは、命令取出しのために制御を思している。を知出しのために制御をある。を場合、新しいアドレス空間へ移すのに使用できる。空間トリークのでは、PC番号、エントリスを関は、PC番号、エントリスが連によって設定される時、を受けるためAKMが特定される。呼出しているとながエントリケラムを呼び出す極限を持っているといるに第16回のアンド操作83からわかるEAXを変更し得る。

たとえば、P C オペレーションは、システム・ ・サービスを呼び出して、アクセス・リスト24及

アクセス・リスト・エントリの所有者は、アクセス・リスト・エントリの生成時にそれを私用エントリまたは公用エントリとして指定することができる。 私用エントリの場合は、所有者または許可されたユーザだけがアドレス空間をアクセスで

き、公用エントリの場合は、すべてのユーザがアクセスできる。公用エントリはPビット(ビット7) = 0により示され、どのプログラムからも自由に使用できる。Pビットが1であれば、そのALEは許可されたプログラムしか使用できない。もし2以上のEAXがALEを使用できるのであれば、制御プログラムは、関連するアドレス空間のATにエントリを追加するための機構を提供する。

第18回は、プログラム許可検査付きのアクセス・レジスク変換を示している。アクセス・レジスク変換を示している。アクセス・レジスタ・オペレーションでALETを用いてオペランドの取出しまたは配体を行なう場合、ALETのピットのでもが115で調べられる。ALET中のPピット116が0であれば、アクセス・リストはPSALである。DUALの場合、有効ALDは制御レジスタ2にアドレスが記憶されているDUCTから取り出される。PS

A Lの場合、有効A L D は制御レジスタ 5 にアド レスが記憶されている一次ASTE(PASTB) から取り出される。有効ALDは、アクセス・リ スト起点及びアクセス・リスト長(ALL)を含 む。ALENがアクセス・リストの外にないこと を確かめるため、117でALEN及びALLが 比較される。ALENがこの検査をパスすると、 有効アクセス・リスト起点は加算操作118によ カALENと結合され、アクセス・リスト121 中のALE120のアドレスを生成する。まずA LE120の無効ビット (ピット0) が121で 検査される。無効ビットが0でALE120が有 効であることを示していると、124でALET OALESN122BUALE1200ALES N 1 2 3 が比較される。A L E S N 1 2 2 及びA LESN123が毎しければ、ALETはALE 120のアクセスを許されており、ASTEアド レス125を用いてASTE128が取り出され る。ASTE128の有効性は、128で無効ビッ ト127を検査することにより確かめられる。 A STE 1 2 6 が有効であれば、A L E 1 2 0 が A STE 1 2 6 のアクセスを許されているかどうか を確かめるため、A STE SN 1 3 0 及び A ST E SN 1 3 1 が 1 3 2 で比較される。これらの検 査により、A R T の有効性が確認される。

確かめるため、 E A X 1 3 8 及び許可権テーブル 長(A T L) 1 4 1 が比較される。 制御レジスタ 8 にある E A X 1 3 8 は、 A T O 1 4 2 によって 起点が指定される許可機テーブルへの指標として 使用される。許可機テーブル中の S ピットがこの E A X に対して 1 にセットされていると、 プログ ラムはアドレス空間のアクセスを許され、 1 4 5 での D A T オペレーションのために S T D 1 4 4 が供給される。

アクセス・リスト・エントリ中の私用ビット及びALBAXフィールドは、ALEによって表わされるアドレス空間へのプログラムのアクセスを許可したり禁止したりする高性能の許可機構を提供する。私用ビットをOにしておくと、アクセスがALBによって表わされるアドレス空間をアクレルできる。ALBの私用ビットを1にセットしたスできる。ALBの私用ビットを1にセットしたスプィールドに等しくしておくと、特定のEAXを持ったプログラムがALEによって表わされ

るアドレス空間をアクセスできる。最後に、ALEの私用ピットを1にセットしかつ制御レジスタ 8にあるユーザのEAXが目標空間の許可権テーブルにおいてSピットが1であるエントリを選択できるようにしておくと、異なったBAXで実行される複数のプログラムがALEによって表わされるアドレス空間をアクセスできる。

第19A図及び第19B図は、アクセス・レジスタ変換ステップ及び例外の流れを示している。ART論理が呼び込まれる時、アクセス・レジスタの(ARO)が指定されたかどうかが150で調べられる。アクセス・レジスタのが指定されていると、ARTがテスト・アクセス・オペレーションであったならば、アクセス・レジスタのが指定されないか、またはテスト・アクセス・レジスタのが指定されなって、アクセス・レジスタのが指定されなって、アクセス・レジスタのが指定されかつこれがテスト・アクセス・オペレーションでなければ、153でX・0

0000000 ' がALETに割り当てられる。
ついで、ALETがX'0000000 ' かどうかが154で検査される。もし「はい」であれば、155で一次アドレス空間のためのSTDが制御レジスタ1から得られる。「いいえ」の場合は、156でALETがX'0000001' かどうかが検査される。もし「はい」であれば、157で二次アドレス空間のためのSTDが制御レジスタから得られる。「いいえ」の場合は、158でALETのピット0~8が0かどうかが検査される。ピット0~8が0でなければ、ALETの割り当てられた値は有効ではなく、158でALET側外が認識され、オペレーションは細止される。

ピット 0 ~ 8 が 0 の場合は、 1 8 0 で A L E T のピット 7 が 1 か どうかが校立される。 1 で まれば、 制御レジスタ 5 に ある P A S T E O が 1 8 1 で解読され、 P S A L のための有効 A L D が取り出される。 A L B T のピット 7 が 0 であれば、 制御レジスタ 2 にある D U C T O が 1 8 2 で解読さ

ば、172でALB顧序例外が認識され、オペレー ションは無効にされる。171で一致が検出され ると、ALE中のASTEアドレスを用いて17 3でASTEが見つけられる。ASTETドレス が有効かどうかが検査され、もし有効でなければ、 174でアドレス指定例外が認識されて、オペシー ションは抑止される。ASTETドレスが有効で あれば、ASTEが有効かどうかを見るため17 5でASTBの有効ピットが検査される。AST Bが有効でなければ、178でASTE有効性例 外が認識され、オペレーションは無効にされる。 ASTEが有効であれば、177でALEのAS TESN及びASTEのASTESNが比較され る。177での比較の結果が不一致であれば、1 78でASTE順序例外が認識され、オペレーショ ンは無効にされる。

上述のステップ 183~178 は、得られたエントリが有効かどうかを決定するものである。次の 178 では、ALEの私用ピット (ピット7)が 0 かどうかが検査される。また、ALEにある

れ、DUALのための有効ALDが取り出される。 183で取出しアドレスが無効であることがわか ると、184でアドレス指定例外が認識され、オ ベレーションは排止される。アドレスが有効であ れば、ALETのALENが有効ALL(有効A LDのピット25~31)の範囲外かどうかが1 B5で検査される。もし範囲外であれば、188 でALEN変換例外が認識され、オペレーション は無効にされる。185での答えが「いいえ」で あれば、167でALEが見つけられ、ALET ドレスが有効かどうかが検査される。 A L E アド レスが有効でなければ、188でアドレス指定例 外が認識され、オペレーションは抑止される。A LEアドレスが有効であれば、ALEが有効かど うかを見るため189でALEの有効ピットが検 盗される。ALEが有効でなければ、170でA LEN変換例外が認識され、オペレーションは無 効にされる。ALEが有効であれば、171でA LETのALESN及びALEのALESNが比 蚊される。171での比較の結果が不一致であれ

ALBAX及び制御レジスタ8にあるBAXの比較も179で行なわれる。いずれかの検査で一致が検出されると、180でオペランドのためのSTDがアドレス空間のASTEから得られる。私用ビットが0であれば、プログラムはアクセス・レジスタ変換の許可ステップは完了する。

プログラムが179ではまだ許可されていない場合は、181でASTEのピット30、31、60~63が0かどうかを見ることによりASTEの有効性が検査される。これらのピットが0でなければ、182でASN変換指定例外が認識され、オペレーションは抑止される。ASTEが有効であれば、EAXが許可権テーブルの外のエントリを指定していないことを確かめるため、183で制御レジスタ8にあるEAXピット0~11の値及び許可権テーブルの長さ(ATL)が比較

される。 RAXビット O ~ 1 l の値の方がATL よりも大きければ、184で拡張許可例外が認識 され、オペレーションは抑止される。 E A X が許 可権テーブルの範囲内のエントリを指定している と、185で関連するエントリが許可椒テーブル で見つけられる。この許可椒テーブル・エントリ のアドレスが有効でなければ、188でアドレス 指定例外が認識され、オペレーションは抑止され る。アドレスが有効であれば、185で見つけら れた許可権テーブル・エントリの二次許可ピット (Sピット)が1かどうかを見る拡張許可検査がご 187で行なわれる。187での検査結果が「は い」であれば、呼出しプログラムはこのアドレス 空間に関連する許可機テーブルによって許可され ているプログラムのうちの1つであり、188で このアドレス空間のためのSTDがASTEから 得られる。187での検査結果が「いいえ」であ れば、プログラムは許可されておらず、189で 拡張許可例外が認識され、オペレーションは無効 にされる。

- 2 = 指定されたALETはOまたは1ではなく、制御レジスタ5によってアドレスされるPSALにあり、指定されたEAXでのアクセスに対して有効である。
- 3 = 指定されたALETは1であるか、また は指定されたBAXでのアクセスに対し て無効である。

入力EAXを用いて許可例外についてALETをテストできるようにしておくと、プログラムは、ALETが呼出しプログラムのPASNを参照するのか(ALET=0)、DUALを参照するのか、呼出しプログラムのPSALを参照するのかを決定することができる。これは、プログラムをALETの内部フェーマットとは無関係にする。

TAR命令を用いてARTを実行する時、ALBエントリが作成される。かくして、ART中に例外が生じなければ、ARにあるALBTが実際に使用される時、ALBはエントリを含む。

第20回はTAR命令の使用例を示している。 指名可能ユニットのタスク制御ブロックTCB1 MAS機構は、前述のチスト・アクセス・オペ レーションを実行するため、テスト・アクセス・ レジスタ(TAR)命令を使用する。TAR命令 のフォーマットは次のとおりである。

TAR A1, R2

TAR命令では、第1オペランドA1のアクセス・レジスタにあるものとして指定されたALETが、第2オペランドR2によって指定されたALET変換例外を検査される。TAR命令は、第19A図のステップ151で「はい」と判定されると、第19A図及び第19B図のARTオペレーションを実行させる。TAR命令は、次のテスト結果をPS

- 0 = 指定されたALETはOであり、アクセ スに対して有効である。
- 1 = 指定されたALETはOまたは1ではなく、制御レジスタ2によってアドレスされるDUALにあり、指定されたEAXでのアクセスに対して有効である。

は、200での実行中、5のEAXを持っている。 このEAXにより、プログラムは、TCB1につ いての指名可能ユニット・アクセス・リスト(D UAL)の特定のエントリを使用することができ る。201で、第1プログラムがアドレス空間A SN2にある第2プログラムに対しプログラム呼 出しを行ない、第2プログラムで使用すべきAL ETを被す。202で、ASN2にあるプログラ ムが8のEAXを用いて実行されるが、これは呼 出しプログラムのEAXとは異なっている。もし プログラムが202で呼出しプログラムによって 与えられたALETを使用すると、システム保全 の問題が生じる。呼出しプログラムはALETを 参照する E A X 権限を持っていないことがあるが、 ASN2のプログラムは持っている。ASN2の プログラムは、呼出しプログラムが渡されたAL ETを使用する権限を持っていたかどうかを調べ る有効性検査を実行しなければならない。203 で、ASN2のプログラムは、入力ALET及び 呼出しプログラムのEAX (=5)を指定するT

ALET有効性検査機能は頻繁に要求される。 第20図の例では、ASN2にあるプログラムへ の呼出しのたびに必要とされる。この機能はオペレーティング・システムのサービス・ルーチンに よっても提供できるが、そうするとオーバーヘッ

ドが大きくなり過ぎる。もしTAR機能がなけれ は、呼出しプログラムのALETを参照してEA Xを変更しなければならないプログラムは、たと えば2つのPC命令を使用する必要がある。最初 のPC命合はEAXを変更せず、呼出しプログラ ムのEAXを用いて呼出しプログラムのパラメー タが参照される。 あとで2番目のPC命令が実行 され、被呼出しプログラムが使用する新しいEA Xが与えられる。 呼び出されたサービスは、その 機能を遂行するのに異なったEAXを必要とする ことがあり、この機構は正しいEAXの使用を可 能にする。かくして、TAR機能はより効率のよ い検査を可能にする。第20図の例では、TAR 命令がDUALのALETと共に使用されている が、DUAL及びPSALのいずれのALETも 使用できる。

F. 発明の効果

本発明により、プログラムに対してアドレス空 間から命令を取り出したり1つ以上の他のいずれ かのアドレス空間にオペランドを記憶したりする

ALETのピット18~31が指

STEにあるASTESNが一致

定されたALEの番号である。

ことを許可するアーキテクチャが遠成された。 G.用語解

| G . /G EE #F | |
|--------------|------------------|
| АКМ | 許可キー・マーク |
| A L | アクセス・リストーアドレス指定 |
| | ケイパピリティ・テーブル |
| A R | アクセス・レジスター各ARはG |
| | PRと関連づけられる。 |
| ART | アクセス・レジスタ変換-STD |
| | をARと関連づけられる方法。 |
| A X | 許可指標 |
| ALB | ARTルックアサイド・パッファー |
| | ARTは、ARがBフィールド記 |
| | 健城オペランド参照によってGP |
| | Rで指定されるたびに生じ、AL |
| | Bはその間の記憶域参照函数を減 |
| | 6 † . |
| ALE | アクセス・リスト・エントリ |
| ALEAX | アクセス・リスト・エントリ許可 |
| | 指標。 |
| | |

アクセス・リスト・エントリ番号ー

| | ACTIVE N D B O B 7 C B O S |
|--------|----------------------------|
| ALL | アクセス・リスト長-所定の数値 |
| | として制御レジスタに記憶されて |
| | おり、最大1024個のALEま |
| | で可能である。 |
| ALET | アクセス・リスト・エントリ・トー |
| | クンーアクセス・リスト中の1つ |
| | のエントリを指定する。 |
| ALESN | アクセス・リスト・エントリ職序 |
| | 番号-ALET及びALEのビッ |
| | 18~15. |
| ASN | アドレス空間番号ーアドレス空間 |
| | を衷わす。 |
| ASTE | A S N 第 2 テーブル・エントリー |
| | 従来の370/XAにおけるAS |
| | TEを拡張したもので、無効ビッ |
| * | ト(I)及びSTDを含む。 |
| ASTESN | ASTB順序書等-ALE及びA |

| | するかどうかを検査する。 | MAS | 多重アドレス空間 |
|----------|-----------------|-----------|----------------------------|
| ATL | 許可相チーブル長 | P K * F | (1) ALETOE, DU |
| DAS | 二重アドレス空間 | * | AしまたはPSALを選択する。 |
| DASD | 直接アクセス記憶装置 | | (2)ALE中のピットで、すべ |
| DAT | 動的アドレス変換ーSTDを用い | | てのユーザがアクセスできるか |
| | て仮想アドレスを実アドレスに変 | · | (公用)または許可検査が必要か |
| ı | 換する。 | | (私用)を示す。 |
| DUAL | 指名可能ユニット・アクセス・リ | PASTE | 一次ASN第2テーブル・エント |
| | スト | | リーPSALDを含む。 |
| DUALD | DUAL記述子-DUALの起点 | P C - c P | 現一次に対するプログラム呼出し |
| | (実アドレス)及び長さを含む。 | P C - s s | 空間切替えを伴うプログラム呼出 |
| DUCT. | 指名可能ユニット制御テーブルー | | L |
| | DUALD含み、CR2によって | PER | プログラム事象記録 |
| | 指定される。 | PKM | PSWキー・マスク |
| E A X | 拡張許可指標 | PSAL | 一次空間アクセス・リスト |
| EKM | エントリ・キー・マスク | PSALD | P S A L 記述子 - P A S T E に含 |
| ETE | エントリ・テーブル・エントリ | • | まれ、PSALの起点(実アドレ |
| GPR (GR) | 汎用レジスターオペランド及びア | | ス)及び長さからなる。 |
| | ドレスを含む。 | PSTD | 一次セグメント・テーブル記述子 |
| LTD | 進係テーブル記述子 | PSW | プログラム状況ワード |
| | | • | - |

SSTD 二次セグメント・テーブル記述子 STD セグメント・テーブル記述子

4. 図面の簡単な説明

第1図は本発明の概念を示すブロック図。

第2図はアクセス・レジスタ変換(ART)の 様子を示すブロック図。

第3図は本発明のMAS機構で使用される制御 レジスタの構成を示す図。

第4関はMAS機構で使用されるPSWの内容を示す図。

第 5 図はアクセス・リスト・エントリ・トークン (A L B T) のフォーマットを示す図。

第8図はアクセス・リスト・エントリ(A L E) のフォーマットを示す図。

第7図は遠係テーブル・エントリ(LTE)のフォーマットを示す図。

第8図はエントリ・テーブル・エントリ(ET E)のフォーマットを示す図。

第8因は連係スタックを示すブロック図。

第10日は連保スタックの状態エントリのフォー

マットを示す図。

第11因はASN第1テーブル・エントリ (A. FTB) のフォーマットを示す図。

第12図はASN第2テーブル・エントリ(A STE)のフォーマットを示す図。

第13図は許可椒テーブル(AT)の構成を示す図。

第14 図は指名可能ユニット制御チーブル (D U C T) のフォーマットを示す図。

第15図はPC番号変換の論理フローを示すブロック図。

第18図はスタッキング・オペレーションの論 建フローを示すプロック図。

第17図はASN変換の論理フローを示すプロッ ヵ脚

第18回はアクセス・レジスタ変換(ART)の論理フローを示すプロック図。


第19A図及び第19B図はARTオペレーションの波れ図。


第20回はテスト・アクセス・レジスタ命令の


特開平1-228039 (26)


実行の様子を示す図。


出願人 インターナショナル・ビジネス・マシーンズ・コーポレーション 代理人 弁理士 頓 宮 孝 一 (外1名)






















許可権テーブル(AT)


原13図


60


. 特開平1-228039 (28)

















5 2 U 29

| 第1頁の結 | 売き | | |
|-------|----|------------|----------------------------|
| @発 明 | 者 | ジヤステイン・ラル | アメリカ合衆国ニユーヨーク州ミルトン、チエストナツ |
| | | フ・パツトウエル | ト・レーン81 - 5番地 |
| @発 明 | 者 | カール・エドワード・ | アメリカ合衆国ニユーヨーク州ポキプシイ、パート・ドラ |
| | | クラーク | イブ46番地 |
| @発 明 | 者 | アレン・ジョージ・ガ | アメリカ合衆国ニユーヨーク州チヤパク、ピン・オーク・ |
| | | ネク | レーン18番地 |
| @発 明 | 者 | ジエームズ・ラム | アメリカ合衆国カリフオルニア州レツドウツド・シテイ、 |
| | | | ケイプ・ハタラース・コート34番地 |
| @発 明 | 者 | マイケル・ジエラー | アメリカ合衆国ニユーヨーク州ラグランジヴィレ、スクウ |
| | | ド・マール | エア・ヴッズ・ドライブ20番地 |
| @発 明 | 者 | デヴイド・リチヤー | イギリス国ハンプシヤー、ラムズイ、シイカモアー・クロ |
| | • | ド・ページ | ス13番地 |
| @発明 | 者 | ケネス・アーネスト・ | アメリカ合衆国ニユーヨーク州ポキプシイ、ディシイ・レ |
| | | プラムベック | ーン7番地 |
| 個発 明 | 者 | キヤスパー・アンソニ | アメリカ合衆国ニユーヨーク州ポキプシイ、アパートメン |
| 0.5 | | イ・スカルズイ | ト 7イー、アカデミイ・ストリート160番地 |
| @発 明 | 者 | リチヤード・ジョン・ | アメリカ合衆国ニユーヨーク州ワツピンガーズ・フオール |
| • | | シヤマルズ | ズ、エツヂ・ヒル・ドライブ1番袖 |